薄型QFP封裝熱傳仿真分析
高國華，楊國繼，王洪輝，朱海青(南通富士通微電子股份有限公司，江蘇南通226006)
摘要：文章采用有限元數值模擬方法，對薄型引腳式表面貼裝QFP封裝元件的詳細模型進行數值模擬，分析了各種因素對封裝體熱阻的影響。結果表明：采用高導熱印刷電路板，封裝體熱性能得到較大提高，但是不同類型的電路板對熱阻的影響不大。隨著氣流流速增大，高導熱印刷電路板上封裝體的熱阻由35.74。C／W降低至24.06。C／W，顯示出極好的熱傳特性，并且當氣流流速增大到一定程度時，秒．。值趨于穩定。真實功率載荷條件下，該封裝元件中芯片的最大等效應力為70．2 MPa，低于芯片的最大斷裂強度，并且其水平面的最大剪應力僅為25 MPa，不會造成芯片和粘結層以及塑封層之間的分層破壞。
關鍵詞：電子封裝,數值模擬,熱一結構性能
中圖分類號：TN305．94 文獻標識碼：A 文章編號：1681—1070(2008)11-0001—04
Numerical Thermal Analysis for Low-prof'de QFP
GAO Guo-hua,YANG Guo-ji，WANG Hong·hui，ZHU Hai—qing (Nantong Fujitsu Microelectronics Co．，Ltd,Nantong 226006，China)
Abstract：In this paper，a detailed low—profile QFPmodel was analyzed by the numerical simulation method，involved with different influencing factors of thermal properties．The simulating results show that using multi—layer Test Board is a perfect way to improve package’S thermal performance，its theta JA is 35.74。C/W，but different test board has little effect on theta JC；as forced air velocity increased，theta JA reduces from 35．74 U/W tO 24．06"C/W，and when the velocity is increased to some extent。theta JA would not change anymore；applying the real power to the package，the maximum yon mises stress and shear stress of the die is 70.2 MPa and 25 MPa，which is allowed，and would not cause the package and its die to be destroyed．
Key words：electronic packaging；numerical analysis；thermal—structural properties
1 前言
隨著微電子封裝呈現出高度集成化和微型化的趨勢，在封裝器件工作的過程中，由于頻繁的電流通過會產生大量的熱，從而導致器件面臨熱環境惡化的威脅，這不僅對封裝體自身有害，也影響了使用器件的電子產品的可靠性。因此，為了在惡劣的機載環境下保證封裝體工作的熱可靠性，對元件封裝級的熱特性分析和熱控制研究就顯得很重要。實際上，我們很難直接測量得到封裝體的溫度場分布和具體功率值。但是，通過數值模擬，能夠方便地得到實際應用中的封裝體的結溫和最大功率的預測值，并通過改變一定的邊界條件，進行參數化的設計及優化。最后通過實驗來對分析模式及結果進行驗證，達到節約時間和經濟成本的目的。
本文中，采用有限無數值模擬方法，對薄型引腳式QFP表面貼裝無件的詳細模型進行熱傳仿真分析，得到封裝體所處各種環境下的熱阻值。同時，分析獲得該封裝體在真實功率載荷下，因芯片發熱引起的的熱應力分布結果，為優化封裝的熱設計提供依據。
熱阻是電子封裝熱特性分析中最重要的參數，也即按照JEDEC JESD51一系列測試標準進行建模分析，獲得睢化功率條件下由芯片結面到封裝體所屬環境中的某一同定位置的溫度差值
2 薄型QFP元件數值模擬
為符合封裝設計結構的實際情況，將薄掣引腳式QFP元件結構細書都在模型中建屯。考慮到若將封裝體以及印刷電路板都如實建模，需要龐大的計算內存并花費很長的時間。所以，根據其對稱性，取1／4元件及印刷電路板結構建模。此外，由于芯片和引線架間的金線極細，對結果影響較小，為考慮其傳熱，我們將金絲進行簡化建模。最終模型如圖2所示(為看到內部框架結構，我們刪除了1／8的塑封料)。
定義封裝元件的芯片功率為1W，以及其所處的測試環境溫度為25℃。根據該封裝元件的外形尺寸大小，我們選取了相應的標準測試印刷電路板。
數值模擬的計算域選取包括整個1／4的電路板及周圍的自然對流空氣。此外，對稱邊界E設定為絕熱條件，考慮元件，電路板表面與環境的熱交換。
....
4 結論
通過對薄型引腳武表面貼裝QFP元件的熱傳．結構仿真分析，得到以下結論：
(1)在自然對流的室溫環境下，采用高導熱印刷電路板可以有效地降低封裝元件的0，。，但是對口。，的影響不大；
(2)隨著氣流流速增大，封裝元件的臼．。得到有效地降低，顯示出極好的熱傳特性，并且當氣流流速增大到一定程度后，口．。值趨1二穩定；
(3)真實功率載荷條件下，該封裝元件中芯片的最大等效應力低于芯片的最大斷裂強度，并且其水平XY面的最大剪應力僅為25 MPa，不會造成芯片和粘結層、芯片和塑封層之間的分層。
參考文獻：
【l】Integrated Circuits thermal Test Method Environment Conditions—Natural Convection(Still Air)【S】．E1A／JEDEC stall—dard．JESD5 1．2．
【2 J Low Effective Thermal Cnductivity Test Board for LeadedSurface Mounted Package[S]．EIA／JEDEC standard—JESD51．3．
【3】High Effective Thermal Cnductivity Test Board for LeadedSurface Mounted Package[S1．EIA／JEDEC standard—JESD51．7．
【4]Zhong—fa Yuan，Yong Liu，Scott Irving，et a1．Thermal NumericalSimulation and Correlation for a Power Package[R]．ICEPT2007 PROCEEDINGS．2007．
【5】杜兵，殷景華，劉曉為．功率載倚F疊層芯片封裝熱應力分析【J】．哈爾濱理工大學學報，2007，12(5)：57—60．
作者簡介：
高國華(1983一)，男，江蘇南通人，碩士研究生，畢業于浙江大學半導體專業，現于南通富士通微電子股份有限公司技術部工作，研究方向為集成電路封裝的熱力學、電學模擬技術。熱設計 http://www.aji87.cn
標簽： 點擊： 評論:
